搜索结果: 1-7 共查到“计算机网络 FPGA”相关记录7条 . 查询时间(0.14 秒)
QoS保障机制中的FPGA堆排序实现
堆排序 服务质量 现场可编程门阵列
2009/8/20
针对服务质量(QoS)的实现机制和严格动态优先级排序要求，在交换系统设计中引入一种易于FPGA实现的堆排序算法。采用模块化和状态机相结合的设计方法，给出模块的设计过程，利用XilinxISE8.2i＋ModerSim6.2软件对设计程序进行仿真，将程序下载到实验开发板上对系统进行验证，结果表明该设计的资源利用率高、运行速率快，适用于QoS机制的硬件实现。
基于FPGA的航空全双工以太网交换芯片
全双工交换式以太网(AFDX) 现场可编程门阵列 虚链路
2009/8/11
基于ARINC664规范第7部分，提出符合该规范的基于FPGA的AFDX交换机整体设计方案及其核心交换芯片中关键模块的Verilog HDL实现，并通过功能仿真、时序仿真、网络仿真等手段对交换芯片的功能进行验证。实验结果证明，该交换芯片可为航空器中的数据通信设备提供有保障的基于以太网数据帧的交换通道，具有较高的交换性能及稳定性。
SPI-4.2接口的FPGA实现
SPI-4.2接口 去偏移 包重组
2009/8/6
去偏移和包重组是在FPGA中实现SPI-4.2接口的核心难点，在分析偏移和包重组原理的基础上，给出基于FPGA的SPI-4.2接口的设计与实现方案，并对关键部分给出了硬件原理图，在线测试结果证明该方案可以实现SPI-4.2接口的功能。
基于FPGA的IPv6精简协议栈的设计
现场可编程门阵列 IPv6 协议栈 Verilog HDL
2009/7/21
研究了IPv6精简协议栈的FPGA硬件实现，分析了各个模块的功能。编写了硬件结构的Verilog HDL模型，进行了仿真和逻辑综合，并成功用ALTERA的FGPA 对协议栈进行了验证。仿真和实验结果证明，所设计的硬件达到了设计要求，使小设备接入网络更加方便快捷。
基于FPGA的嵌入式三态以太网设计
大规模汇聚路由器 嵌入式三态以太网 VxWorks
2009/4/27
提出了一种基于FPGA实现嵌入式三态(10MB/100MB/1 000MB)以太网的设计方案，分别从硬件和软件方面介绍了使用FPGA进行嵌入式系统设计的方法，编写了一个控制系统进行10MB/100MB/1 000MB自切换程序，并在工程中得以实现。
一类复杂芯片的FPGA验证
FPGA验证 模块划分 引脚复用（CPM） 性能评估
2008/12/26
介绍了模块层次构造算法和改进的K-L算法对设计进行划分，有效地减少了FPGA间的互连信号数。通过引脚复用（CPM）的方法，解决了多块FPGA间互连过多而引起的引脚不足问题。另一方面，FPGA的运行频率远远低于实际芯片的工作频率，通过在接口设置延迟寄存器和修改系统软件可以准确评估实际流片芯片的性能，实验的误差在2%以内。
以太网到多路E1适配电路设计及FPGA实现
以太网数据 EI信道 适配电路
2008/11/27
介绍了一种基于现场可编程门阵列(FPGA)的以太网数据-多路E1反向复用器同步电路设计, 分析了FPGA具体实现过程中的一些常见问题。该设计采用VHDL硬件描述语言编程,可以实现以太网数据在多路E1信道中的透明传输,适配电路芯片内置HDB3编解码器和数字时钟提取电路。